PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-222887

(43) Date of publication of application: 17.08.2001

(51)Int.CI.

G11C 11/407

G11C 11/403 H03L 7/00

(21)Application number: 2000-

(71)Applicant: HYNIX SEMICONDUCTOR

390975

INC

(22) Date of filing:

22.12.2000 (72)Inventor: CHO KORAI

KIN SHUNKO

(30)Priority

Priority

1999 9960931

Priority

23.12.1999

Priority

KR

number:


date:

country:

(54) SELF-REFRESH CONTROL DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a selfrefresh control device by which circuit operation is stabilized by matching the setup time and hold time of a clock buffer output signal with each other, thereby preventing the occurrence of failure in ending a self-refresh operation. SOLUTION: This device comprises a first buffering means 10 for generating a selfrefresh ending control signal, a self-refresh logic means 20 for controlling the activation of a clock buffer enable control signal, a second buffering means 30 for comparing the potential of an external input clock signal with a reference potential signal and generating an internal clock signal, a delay means 50 for delaying the clock buffer enable control signal. an internal clock signal activation control means 60 for controlling the activation of the internal clock signal, and a latch means 40 for latching



a signal obtained by buffering instruction and address synchronously with the external clock signal.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection l [Kind of final disposal of application] other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]
[Patent number]
[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-222887 (P2001-222887A)

(43)公開日 平成13年8月17日(2001.8.17)

| (51) Int.Cl.7 | 識別部 | R 月 FI | | テーマコート*(参考) |
|---------------|--------|-------------------|---------|-------------|
| G11C | 11/407 | нозі | . 7/00 | В |
| | 11/403 | G110 | 11/34 3 | 3 5 4 C |
| HUSI | 7/00 | | 9 | 2 6 2 M |

審査請求 未請求 請求項の数3 OL (全 6 頁)


| (21)出願番号 | 特顧2000-390975(P2000-390975) | (71)出顧人 | 591024111 |
|-------------|-----------------------------|---------|----------------------|
| | | | 株式会社ハイニックスセミコンダクター |
| (22)出顧日 | 平成12年12月22日 (2000. 12.22) | | 大韓民国京畿道利川市夫鉢邑牙美里山136 |
| | | | -1 |
| (31)優先権主張番号 | 1999/P60931 | (72)発明者 | 趙光來 |
| (32)優先日 | 平成11年12月23日(1999.12.23) | | 大韓民国 京畿道 利川市 夫鉢邑 牙美 |
| (33)優先権主張国 | 韓国 (KR) | | 里 山 136-1 |
| | | (72)発明者 | 金 崚 虎 |
| | | | 大韓民国 京畿道 利川市 夫鉢邑 牙美 |
| | | | 里 山 136-1 |
| | | (74)代理人 | 100093399 |
| | | | 弁理士 瀬谷 徹 (外1名) |
| | | | |

(54) 【発明の名称】 セルフリフレッシュ制御装置

(57)【要約】

【課題】 クロックバッファ出力信号のセットアップ時間及びホールド時間を合せてセルフリフレッシュ終了時のフェイル発生を防止して回路動作を安定化させたセルフリフレッシュ制御装置を提供する。

【解決手段】 セルフリフレッシュ終了制御信号を発生させる第1バッファリング手段10と、クロックバッファイネーブル制御信号の活性化を制御するセルフリフレッシュ論理手段20と、外部入力クロック信号の電位を基準電位信号と比較し、内部クロック信号を発生させる第2バッファリング手段30と、前記クロックバッファイネーブル制御信号を遅延させる遅延手段50と、前記内部クロック信号の活性化を制御する内部クロック信号活性化制御手段60と、命令及びアドレスがバッファリングされた信号を前記外部クロック信号に同期してラッチさせるラッチ手段40とからなる。



【特許請求の範囲】

【請求項1】 外部から入力されるクロックイネーブル 信号をバッファリングしてセルフリフレッシュ終了制御 信号を発生させる第1バッファリング手段と、

前記セルフリフレッシュ終了制御信号の状態に応じてセルフリフレッシュ動作を行ってクロックバッファイネーブル制御信号の活性化を制御するセルフリフレッシュ論理手段と、

前記クロックバッファイネーブル制御信号を伝達して外部入力クロック信号の電位を基準電位信号と比較し、内部クロック信号を発生させる第2バッファリング手段と、

前記クロックバッファイネーブル制御信号を所定時間の 間遅延させて伝達する遅延手段と、

前記遅延手段を経て伝達されたクロックバッファイネーブル制御信号と前記内部クロック信号の制御下で発生した制御信号を前記内部クロック信号と論理的に組み合わせて前記内部クロック信号の活性化を制御する内部クロック信号活性化制御手段と、

前記内部クロック信号活性化制御手段を経て活性化タイミングを調節して伝達された内部クロック信号により命令及びアドレスがバッファリングされた信号を前記外部クロック信号に同期してラッチさせるラッチ手段とからなることを特徴とするセルフリフレッシュ制御装置。

【請求項2】 前記遅延手段は、前記クロックバッファイネーブル制御信号が前記第2バッファリング手段から発生する内部クロック信号より遅れて活性化させるために必要な遅延時間を形成する単純インバータチェーン構造から構成されることを特徴とする請求項1に記載のセルフリフレッシュ制御装置。

【請求項3】 前記内部クロック信号活性化制御手段は、

電源電圧印加端と前記制御信号出力端との間に直列接続され、各々のゲート端に前記遅延手段を経て伝達されたクロックバッファイネーブル制御信号と前記内部クロック信号とが印加される第1及び第2PMOSトランジスタと、

前記制御信号出力端と接地端との間に接続され、前記遅延手段を経て伝達されたクロックバッファイネーブル制御信号がゲート端に印加されるNMOSトランジスタレ

前記内部クロック信号と前記制御信号とを論理積する第1論理素子と、

前記第1論理素子の出力信号を反転遅延させて伝達する 遅延素子と、

前記第1論理素子の出力信号及び前記遅延素子の出力信号を論理積する第2論理素子とを備えることを特徴とする請求項1に記載のセルフリフレッシュ制御装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体メモリ装置に用いられるセルフリフレッシュ制御装置に関し、特に、外部クロック信号に同期した信号及び非同期した信号間のタイミング調節により命令及びアドレスバッファから出力される信号のセットアップ時間及びホールド時間を合せてセルフリフレッシュ終了時のフェイル(fail)発生を防止して回路動作を安定化させるようにしたセルフリフレッシュ制御装置に関する。

[0002]

【従来の技術】一般に、セルフリフレッシュ(selfーrefresh)とは、DRAM(dynamic random access memory)などの半導体メモリ装置が待機状態でメモリーセル内に格納されたデータを保持するために一定周期で内部的にリフレッシュ動作を行うことをいう。

【0003】ところが、セルフリフレッシュの終了制御時、外部クロック信号に同期して発生する信号と非同期して発生する信号との間のタイミング調節が難しく問題が発生する。これは、多様な周波数を合せる場合、適切な遅延が必要なことによりさらに深刻化する。

【0004】図1は、従来のセルフリフレッシュ制御装置を示すブロック図である。

【0005】図1に示すように、従来のセルフリフレッ シュ制御装置は、外部から入力されるクロックイネーブ ル信号ckeをバッファリングしてセルフリフレッシュ 終了制御信号s_ref_exitを発生させるクロッ クイネーブル信号バッファ10と、クロックイネーブル 信号バッファ10から伝達されたセルフリフレッシュ終 了制御信号s_ref_exitの状態に応じてセルフ リフレッシュ動作を行ってクロックバッファイネーブル 制御信号buf_enの活性化を制御するセルフリフレ ッシュロジック20と、クロックバッファイネーブル制 御信号buf_enを伝達して外部入力クロック信号e xit_clkの電位を基準電位信号と比較し内部クロ ック信号int_clkを発生させるクロックバッファ 30と、内部クロック信号により命令及びアドレスがバ ッファリングされた信号を外部入力クロック信号 e x i t_clkに同期してラッチさせる命令及びアドレスラ ッチ40とから構成される。

【0006】図2は、図1に示したセルフリフレッシュ制御装置の動作タイミング図を示す。クロックイネーブル信号 ckeの制御下で発生するクロックバッファイネーブル制御信号 buf_e nは、外部入力クロック信号 $exit_c$ lkに非同期して発生する信号である。

【0007】したがって、クロックバッファ30の活性 化時外部入力クロック信号exit_clkがロジック ハイである場合、内部クロック信号int_clkが遅 れて発生することが分かる。

【0008】しかし、セルフリフレッシュ制御装置は、 内部クロック信号int_clkを用いて前記命令及び アドレスラッチ40で命令及びアドレスバッファ(図示せず)の出力信号を外部入力クロック信号exit_clkに同期してラッチする。また、命令及びアドレスバッファの出力信号は、セットアップ時間とホールド時間とを合せて外部から入力されて調節される。

【0009】その結果、上述したように、内部クロック信号int_clkが遅れて活性化される現象が発生すれば、命令信号及びアドレスバッファから出力される信号のセットアップ時間及びホールド時間が合わなくなり誤動作を誘発し、回路全体動作の安定性を阻害するという問題点が発生する。

[0010]

【発明が解決しようとする課題】本発明は、前記した問題点を解決するために案出されたものである。本発明の目的は、外部クロック信号に同期して発生する信号及び非同期して発生する信号間のタイミング調節によりクロックバッファ出力信号のセットアップ時間及びホールド時間を合せてセルフリフレッシュ終了時のフェイル発生を防止して回路動作を安定化させたセルフリフレッシュ制御装置を提供することにある。

[0011]

【課題を解決するための手段】前記目的を達成するた め、本発明は、外部から入力されるクロックイネーブル 信号をバッファリングしてセルフリフレッシュ終了制御 信号を発生させる第1バッファリング手段と、前記セル フリフレッシュ終了制御信号の状態に応じてセルフリフ レッシュ動作を行ってクロックバッファイネーブル制御 信号の活性化を制御するセルフリフレッシュ論理手段 と、前記クロックバッファイネーブル制御信号を伝達し て外部入力クロック信号の電位を基準電位信号と比較 し、内部クロック信号を発生させる第2バッファリング 手段と、前記クロックバッファイネーブル制御信号を所 定時間の間遅延させて伝達する遅延手段と、前記遅延手 段を経て伝達されたクロックバッファイネーブル制御信 号と前記内部クロック信号の制御下で発生した制御信号 を前記内部クロック信号と論理的に組み合わせて前記内 部クロック信号の活性化を制御する内部クロック信号活 性化制御手段と、前記内部クロック信号活性化制御手段 を経て活性化タイミングを調節して伝達された内部クロ ック信号により命令及びアドレスがバッファリングされ た信号を前記外部クロック信号に同期してラッチさせる ラッチ手段とからなることを特徴とする。

【0012】また、前記遅延手段は、前記クロックバッファイネーブル制御信号が前記第2バッファリング手段から発生する内部クロック信号より遅れて活性化させるために必要な遅延時間を形成する単純インバータチェーン構造から構成されることを特徴とする。

【 0 0 1 3 】また、前記内部クロック信号活性化制御手段は、電源電圧印加端と前記制御信号出力端との間に直列接続され、各々のゲート端に前記遅延手段を経て伝達

されたクロックバッファイネーブル制御信号と前記内部クロック信号とが印加される第1及び第2PMOSトランジスタと、前記制御信号出力端と接地端との間に接続され、前記遅延手段を経て伝達されたクロックバッファイネーブル制御信号がゲート端に印加されるNMOSトランジスタと、前記内部クロック信号と前記制御信号とを論理積する第1論理素子と、前記第1論理素子の出力信号を反転遅延させて伝達する遅延素子と、前記第1論理素子の出力信号及び前記遅延素子の出力信号を論理積する第2論理素子とを備えることを特徴とする。

[0014]

【発明の実施の形態】以下、本発明の最も好ましい実施の形態を添付した図面を参照し、本発明が属する技術分野で通常の知識を有するものが本発明の技術的思想を容易に実施できるように詳細に説明する。

【0015】図3は、本発明に係るセルフリフレッシュ 制御装置を示すブロック図である。

【0016】図3に示すように、本発明に係るセルフリ フレッシュ制御装置は、外部から入力されるクロックイ ネーブル信号ckeをバッファリングしてセルフリフレ ッシュ終了制御信号s_ref_exitを発生させる クロックイネーブルバッファ10と、クロックイネーブ ル信号バッファ10から伝達されたセルフリフレッシュ 終了制御信号s_ref_exitの状態に応じてセル フリフレッシュ動作を行ってクロックバッファイネーブ ル制御信号buf_enの活性化を制御するセルフリフ レッシュロジック20と、クロックバッファイネーブル 制御信号buf_enを伝達して外部入力クロック信号 exit_clkの電位を基準電位信号と比較して内部 クロック信号int_clkを発生させるクロックバッ ファ30と、クロックバッファイネーブル制御信号bu f_enを伝達して所定時間Dtの間遅延して伝達する 遅延部50と、遅延部50を経て伝達されたクロックイ ネーブル制御信号 b u f _ e n _ D と内部クロック信号 int_clkの制御下で発生した制御信号ctrlを 内部クロック信号int_clkと論理的に組み合わせ て内部クロック信号int_clkの活性化を制御する 内部クロック信号活性化制御部60と、内部クロック信 号活性化制御部60を経て活性化タイミングを調節して 伝達された内部クロック信号new_int_clkに より命令及びアドレスがバッファリングされた信号を外 部入力クロック信号 e x t _ c l k に同期してラッチさ せる命令及びアドレスラッチ40とからなる。

【0017】図4は、図3に示した遅延部50及び内部 クロック信号活性化制御部60の一実施の形態を示す回 路図である。

【0018】図4に示すように、遅延部50は、クロックバッファイネーブル制御信号buf_enがクロックバッファ30から発生する内部クロック信号int_clkより遅れて活性化するために必要な最小遅延時間D

tを形成する単純インバータチェーン構造から構成される。

【0019】一方、内部クロック信号活性化制御部60 は、電源電圧印加端と制御信号ctrl出力端との間に 直列接続され、各々のゲート端に遅延部50を経て伝達 されたクロックバッファイネーブル制御信号buf_e n_Dと内部クロック信号int_clkが印加される 第1及び第2PMOSトランジスタMP1、MP2と、 制御信号ctrl出力端と接地端との間に接続され、遅 延部50を経て伝達されたクロックバッファイネーブル 制御信号buf_en_Dがゲート端に印加されるNM OSトランジスタMN1と、内部クロック信号int_ clkと制御信号ctrlとを論理積する第1論理素子 (直列連結されたNAND1とIV1)と、第1論理素 子の出力信号を反転遅延させて伝達する遅延素子1と、 第1論理素子の出力信号及び遅延素子1の出力信号を論 理積する第2論理素子(直列連結されたNAND2とI V2)とから構成される。

【0020】前記構成の遅延部50及び内部クロック信号活性化制御部60によって、クロックバッファ30から発生される内部クロック信号int_clkがロジックハイに活性化されても遅延部50による遅延時間Dt以後になってからセルフリフレッシュモードの終了を知らせるクロックバッファイネーブル制御信号buf_en_Dをロジックローに転移させるため、セルフリフレッシュ終了時遅れて発生し、誤動作を引き起こす内部クロック信号int_clkの活性化を防止することができる。

【0021】図5は、本発明に係るセルフリフレッシュ 制御装置の動作タイミング図を示した図面である。

【0022】図5の(b)に示したように、クロックイネーブル信号ckeがロジックローに転移されると、セルフリフレッシュ終了制御信号 s_ref_exit が非活性化され、(d)のように、セルフリフレッシュモードへの進入を表すクロックバッファイネーブル制御信号 buf_en をロジックハイに転移させる。

【0023】これによって、(c)に示したように、内部クロック信号int_clkが発生し、セルフリフレッシュ動作を行う。この場合、クロックバッファイネーブル制御信号buf_enが外部入力クロック信号exit_clkに非同期して発生する関係により、セルフリフレッシュを終了した後、再びクロックバッファ30を活性化させる時、外部入力クロック信号exit_clkがロジックハイとなる状況において内部クロック信号int_clkが、(c)に示したように、遅れて発生する問題が発生する。

【0024】上述したように、遅れて発生して誤動作を引き起こす内部クロック信号int_clkを相殺するために、遅延部50による所定の遅延時間Dt(遅れて発生される内部クロック信号の活性化を抑制するために

必要な最小時間に設定)にクロックバッファイネーブル制御信号 $buf_enを$ 、(e)に示したように、遅延時間Dtの間遅延させて内部クロック信号活性化部60の制御信号により伝達する。

【0025】すると、内部クロック信号活性化制御部60は、内部クロックバッファ30から発生する内部クロック信号int_clkがロジックハイに活性化された状態でもクロックバッファイネーブル制御信号buf_enが一定時間Dtの間遅延された後にロジックローに転移されるため、遅延時間Dtの前は制御信号ctrlがロジックローの状態を保持し、第1論理素子の出力信号をロジックハイに発生させる。

【0026】これによって、セルフリフレッシュの終了時内部クロック信号int_clkがロジックハイに発生する状態であっても遅延部50による遅延時間以前には内部クロック信号活性化制御部60から内部クロック信号new_int_clkが発生しないため、セルフリフレッシュ終了時遅れて発生する誤動作を引き起こす内部クロック信号の発生を抑制させる。

【0027】本発明の技術思想は、前記好ましい実施の 形態によって具体的に記述したが、前記の実施の形態は その説明のためのものであって、それに限定されるもの ではない。また、本発明の技術分野の通常の専門家であ れば、本発明の技術思想の範囲内で種々の実施の形態が 可能である。

[0028]

【発明の効果】上述したように、本発明に係るセルフリフレッシュ制御装置は、セルフリフレッシュ動作の終了時内部クロック信号が遅れて発生する命令及びアドレスバッファ出力信号のセットアップ時間及びホールド時間の不一致現象を防止することができる。

【図面の簡単な説明】

【図1】従来のセルフリフレッシュ制御装置を示すブロック図である。

【図2】図1に示したセルフリフレッシュ制御装置の動作タイミング図である。

【図3】本発明に係るセルフリフレッシュ制御装置を示すブロック図である。


【図4】図3に示した遅延部及び内部クロック信号活性 化制御手段を示す回路図である。

【図5】図3に示したセルフリフレッシュ制御装置の動作タイミング図である。


【符号の説明】

- 10 クロックイネーブル信号バッファ
- 20 セルフリフレッシュロジック
- 30 クロックバッファ
- 40 命令及びアドレスラッチ
- 50 遅延部
- 60 内部クロック信号活性化制御部


【図1】




【図2】



【図3】



【図4】



【図5】

